This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-125094

(43) Date of publication of application: 06.05.1994

(51)Int.CI.

H01L 29/788 H01L 29/792 G11C 16/02 H01L 27/115

(21)Application number: 04-272084

(71)Applicant: ROHM CO LTD


(22)Date of filing:

09.10.1992

(72)Inventor: OZAWA TAKANORI

(54) NONVOLATILE STORAGE ELEMENT AND MANUFACTURE THEREOF, AND NONVOLATILE STORAGE DEVICE UTILIZING THE ELEMENT AND DRIVING METHOD THEREFOR

PURPOSE: To provide a memory transistor in which writing disturbance can be prevented at the time of writing information. CONSTITUTION: An ONO film 34 and a gate electrode 35 are so disposed at a predetermined interval D from a source region 31 as to form an offset region on a predetermined region between the film 34, a gate electrode 35 and the region 31 of a memory transistor. The region 31 and a drain region 32 are formed by injecting and diffusing an impurity obliquely on the electrode 35 coated with resist.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-125094

(43)公開日 平成6年(1994)5月6日

(51)Int.CL⁵

識別記号

庁内整理番号

FΙ

技術表示簡所

H01L 29/788

29/792

G11C 16/02

H01L 29/78 G11C 17/00 371

6741-5L

000

307 E

審査請求 未請求 請求項の数5(全14頁) 最終頁に続く

(21)出願番号

- (22)出顧日

特願平4-272084

(71)出願人 000116024

ローム株式会社

平成 4 年(1992)10月 9 日

京都府京都市右京区西院溝崎町21番地

(72)発明者 小澤 孝典

京都市右京区西院溝崎町21 ローム株式会

社内


(74)代理人 弁理士 稲岡 耕作 (外2名)

(54)【発明の名称】 不揮発性記憶素子およびこの素子の製造方法ならびにこの素子を利用した不揮発性記憶装置およびその駆動方法

(57)【要約】

(修正有)

【目的】 情報の書き込み時における書込ディスターブを防止できるメモリトランジスタの提供を目的とする。 【構成】 メモリトランジスタのONO膜34及びゲート電極35と、ソース領域31との間の予め定める領域にオフセット領域を形成すべく、ONO膜34及びゲート電極35をソース領域31と所定の間隔Dをあけて配置した。なお、レジストを塗布したゲート電極35上で斜めに不純物を注入拡散してソース領域31及びドレン領域32を形成して製造する。



31、ソース領域

35 ゲート電極

32 ドレイン領域

42 レジスト

33 半導体基板

D 所定の間隔

34 ONO膜

【特許請求の範囲】

【請求項1】電荷を蓄積することで情報の記憶を行なう 不揮発性記憶案子において、

チャネル領域ならびに、そのチャネル領域を挟んでソース領域およびドレイン領域が形成された半導体基板と、 上記半導体基板上の、ソース領域と隣接する予め定める 領域を除くチャネル領域上に形成された電荷を蓄積する ための電荷蓄積膜と、

上記予め定める領域を除くチャネル領域上に、電荷蓄積 . 膜を介して設けられたゲート電極とを含むことを特徴と する不揮発性記憶素子。

【請求項2】請求項1記載の不揮発性記憶素子が、半導体基板上にマトリクス状に配列形成され、

上記マトリクス状に配列された不揮発性記憶素子の行方 向に並んだ素子のゲート電極は、それぞれワードライン で接続され、列方向に並んだ素子のドレイン領域は、そ れぞれビットラインで接続され、全素子のソース領域 は、共通のソースラインで接続され、

上記半導体基板には、共通の基板ラインが設けられていることを特徴とする不揮発性記憶装置。

【請求項3】請求項2記載の不揮発性記憶装置を駆動させるための方法であって、

情報の書き込み時に、ソースラインおよび基板ラインを 接地電位としておき、書き込みを行なう不揮発性記憶素 子が接続されているワードラインに対して高電圧を印加 し、書き込みを行なう不揮発性記憶素子を選択するた め、当該不揮発性記憶素子が接続されているピットライ ンに対して書込電圧を印加し、他のワードラインを接地 電位とし、他のピットラインに対して書込禁止電圧を印 加し、

情報の消去時に、各不揮発性記憶素子に記憶されている 情報を一括消去するため、ビットラインおよびソースラ インを開放状態としておき、基板ラインに対して高電圧 を印加し、ワードラインを接地電位とし、

情報の読み出し時に、ビットラインおよび基板ラインを 接地電位としておき、読み出しを行なう不揮発性記憶素 子が接続されているワードラインに対してセンス電圧を 印加し、ソースラインに対して読出電圧を印加し、他の ワードラインに対して接地電圧を印加することを特徴と する不揮発性記憶装置の駆動方法。

【請求項4】請求項3記載の不揮発性記憶装置の駆動方法において、

情報の消去時に、上記一括消去に代えて不揮発性記憶素子に記憶されている情報を選択的に消去するため、ビットラインおよびソースラインを開放状態としておき、基板ラインに対して高電圧を印加し、消去を行なう不揮発性記憶素子に接続されているワードラインを接地電位とし、他のワードラインに対して高電圧を印加することを特徴とする不揮発性記憶装置の駆動方法。

【請求項5】請求項1記載の不揮発性記憶素子を製造す

るための方法であって、

半導体基板上に、電荷蓄積膜およびゲート電極を順次形成した後、ゲート電極上にレジストを塗布し、レジストをマスクとして、ドレイン領域となる側からソース領域 05 となる側に向かって、半導体基板の鉛直線に対して所定の傾斜角をもって不純物を注入拡散させて、チャネル領域を挟んでソース領域およびドレイン領域を形成する工程を含むことを特徴とする不揮発性記憶素子の製造方法。

10 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性記憶素子およびこの製造方法ならびにその不揮発性記憶素子を利用した不揮発性記憶装置およびこの記憶装置の駆動方法に関15 するものである。

[0002]

【従来の技術】従来から、電荷を蓄積することで情報を 半永久的に記憶する不揮発性記憶素子(以下、「不揮発 性メモリセル」という。)を複数個接続して、所望の不 20 揮発性メモリセルに情報の書き込み、消去が自由に行な える不揮発性記憶装置(以下、「不揮発性メモリ」とい う。)が知られている。このような不揮発性メモリの一 例を図12に示す。

【0003】上記不揮発性メモリは、電荷を蓄積するゲ25 一ト絶縁膜を有するメモリトランジスタ1A, 1B, 1 C, 1Dと、メモリセル選択用のセレクトトランジスタ2A, 2B, 2C, 2Dとをメモリセル3A, 3B, 3 C, 3Dとした、いわゆる2トランジスタ/1セル構造を有しており、これらメモリセル3A, 3B, 3C, 3 Dは単一の半導体基板上でマトリクス状に配列形成して構成されている。

【0004】ところで、近年、半導体産業の発展に伴い、不揮発性メモリの高集積化が要求されている。この要求に応えるためには、メモリセル回路の集積度を向上35 させることが考えられるが、上記不揮発性メモリは、2トランジスタ/1セル構造を有しているため、高集積化に対応することに限界があった。そこで、不揮発性メモリの高集積化に対応するために、図13に示すようにメモリトランジスタのみを不揮発性メモリセルとした、1トランジスタ/1セル構造を有する不揮発性メモリが提案された。

【0005】上記不揮発性メモリは、メモリトランジスタ1A,1B,1C,1Dをメモリセル3A,3B,3C,3Dとした1トランジスタ/1セル構造を有しており、これらメモリセル3A,3B,3C,3Dが、単一の半導体基板上でマトリクス状に配列形成して構成されている。なお、以下の説明において、これらメモリトランジスタ1A,1B,1C,1Dを総称するときは「メモリトランジスタ1」という。

50 【0006】しかしながら、この不揮発性メモリは、1

トランジスタ/1セル構造を有しているものの、情報を読み出すために読出電圧が印加されるソースラインSL1,SL2を独立させて、各メモリトランジスタ1のソースに読出電圧を印加することで情報の読み出しを行なっているので、ソースライン毎に読出電圧を印加する手段が必要となって回路構成が複雑になるばかりか、さらなる高集積化に貢献できなかった。

【0007】上記に対処するために、図14に示すように、ソースラインを共通接続した1トランジスタ/1セル構造の不揮発性メモリが提案された。この不揮発性メモリでは、ソースラインSLを共通接続したことにより、情報を読み出すための読出電圧を印加する手段をソースライン毎に設ける必要が解消されたため、回路構成が簡素化され、さらなる高集積化が可能となった。なお、その他の構成は図13で示した不揮発性メモリと同じである。

【0008】上記不揮発性メモリにおける情報の書込動作について、図14を参照して説明する。たとえば、図14において、メモリトランジスタ1Aに情報の書き込みを行うとすると、ソースラインSLおよび基板ラインSUBに接地電位をしておき、メモリトランジスタ1Aが接続されているワードラインWL1に高電圧10Vを印加し、メモリトランジスタ1Aを選択するために、ビットラインBL1に書込電圧6Vを印加する。一方、非選択のメモリトランジスタが接続されているワードラインWL2は接地電位としておき、ビットラインBL2には、書込禁止電圧0Vを印加する。

【0009】そうすると、メモリトランジスタ1Aのゲ ート絶縁膜に電荷が蓄積され、情報の書き込みが行われ る。上記メモリトランジスタの動作原理について、図1 5を参照しつつ説明する。図15は、メモリトランジス 夕の原理的構成を示す概念図である。このメモリトラン ジスタは、MONOSFET (Metal Oxide Nitride Ox ideSilicon Field Effect Transistor) であって、チ ャネル領域4を挟んで、N[†]型ソース領域5およびN[†] 型ドレイン領域6が形成されたP型シリコン基板7と、 このP型シリコン基板7上において、チャネル領域4上 に形成されたゲート絶縁膜8(以下、「ONO膜8」と いう。)と、このONO膜8を介してチャネル領域4上 に設けられたゲート電極9とを備えている。ONO膜8 は、電荷を蓄積する窒化膜10を、トンネル酸化膜11 およびプロック酸化膜12で挟持した、いわゆるサンド イッチ構造を有している。

【0010】そして、書き込み時においては、ソース領域5およびシリコン基板7に接地電位0Vを印加しておき、ゲート電極9に高電圧10Vを印加し、ドレイン領域6に書込電圧6Vを印加すると、ソースードレイン間に飽和チャネル電流が流れる。すると、ドレイン領域6近傍のピンチオフ領域で、高電界により加速された電子がイオン化を起こし、高エネルギーをもつ電子、いわゆ

るホットエレクトロンが発生する。このホットエレクトロンが、トンネル酸化膜11をFNトンネルして窒化膜10に注入、蓄積される。

[0011]

15 生する。

- 【発明が解決しようとする課題】しかしながら、上記不揮発性メモリにおいては、書き込み時に、非選択のメモリトランジスタにいわゆる書込ディスターブが起こるという欠点があった。たとえば、図13においてメモリトランジスタ1Aを選択した場合、メモリトランジスタ1
 AとピットラインBL1を共有しているメモリトランジスタ1Cにおいては、図16(a),(b)のように、このメモリトランジスタ1Cのゲート電極9に接地電位0Vが、ドレイン領域6に書込電圧6Vがそれぞれ印加されることになり、いわゆるドレインディスターブが発
- 【0012】すなわち、図16(a)のように、メモリトランジスタ1CのONO膜8にエレクトロンが蓄積されている場合には、ゲートードレイン間には、選択されたメモリトランジスタ1Aとの逆方向の電位差が生じることによって、エレクトロンがドレイン領域6側に引き抜かれて情報が破壊されてしまう。一方、図16(b)のように、メモリトランジスタ1CのONO膜8にエレクトロンが蓄積されていない場合には、ソースードレイン間の電位差によって、ドレイン領域6の近傍付近のピンチオフ領域で発生した、わずかなホットエレクトロンがONO膜8に注入され、いわゆるソフトライトが生じる。

【0013】また、メモリトランジスタ1AとワードラインWL1を共有しているメモリトランジスタ1Bで30 は、図17のように、このメモリトランジスタ1Bのゲート電極9に高電圧10Vが印加されているため、ドレイン領域6に溜められている電子がゲート電極9側に引き抜かれて、ONO膜8に注入される、いわゆるゲートディスターブが発生する。

35 【0014】本発明は、上記に鑑み、高集積化を図りつつ、書込ディスターブを防止できる不揮発性記憶素子およびこの製造方法ならびにその不揮発性記憶素子を利用した不揮発性記憶装置およびこの装置の駆動方法の提供である。

40 [0015]

【課題を解決するための手段および作用】上記の目的を達成するための本発明の不揮発性記憶素子は、電荷を蓄積することで情報の記憶を行なう不揮発性記憶素子において、チャネル領域ならびに、そのチャネル領域を挟んでソース領域およびドレイン領域が形成された半導体基板と、上記半導体基板上の、ソース領域と隣接する予め定める領域を除くチャネル領域上に形成された電荷を蓄積するための電荷蓄積膜と、上記予め定める領域を除くチャネル領域上に、電荷蓄積膜を介して設けられたゲースを大力を表するのである。

【0016】そして、上記不揮発性記憶素子を利用した不揮発性記憶装置は、上記不揮発性記憶素子が、半導体基板上にマトリクス状に配列形成され、上記マトリクス状に配列された不揮発性記憶素子の行方向に並んだ素子のゲート電極は、それぞれワードラインで接続され、列方向に並んだ素子のドレイン領域は、それぞれピットラインで接続され、全素子のソース領域は、共通のソースラインで接続され、上記半導体基板には、共通の基板ラインが設けられているものである。

【0017】この不揮発性記憶装置は、1トランジスタ /1セル構造を有しているので、高集積化に貢献する。 上記不揮発性記憶装置の駆動方法は、情報の書き込み時 に、ソースラインおよび基板ラインを接地電位としてお き、書き込みを行なう不揮発性記憶素子が接続されてい るワードラインに対して高電圧を印加し、書き込みを行 なう不揮発性記憶素子を選択するため、当該不揮発性記 **憶素子が接続されているビットラインに対して書込電圧** を印加し、他のワードラインを接地電位とし、他のビッ トラインに対して書込禁止電圧を印加し、情報の消去時 に、各不揮発性記憶素子に記憶されている情報を一括消 去するため、ビットラインおよびソースラインを開放状 態としておき、基板ラインに対して高電圧を印加し、ワ ードラインを接地電位とし、情報の読み出し時に、ビッ トラインおよび基板ラインを接地電位としておき、読み 出しを行なう不揮発性記憶索子が接続されているワード ラインに対してセンス電圧を印加し、ソースラインに対 して読出電圧を印加し、他のワードラインを接地電圧と するものである。

【0018】上記情報の書き込み時では、選択された不揮発性記憶素子のソース領域およびゲート電極の間は、常にオフセット領域となる。一方、上記不揮発性記憶素子のゲート電極は高電圧が印加され、半導体基板は接地電位とされているので、ゲートー基板間に電位差が生じる。このため、ゲートー基板間にはFNトンネル電流が流れるとともに、オフセット領域を除くチャネル領域に発生する電荷が、このFNトンネル電流によって電荷蓄積膜に注入され、情報が書き込まれる。

【0019】また、非選択の不揮発性記憶素子において、選択された不揮発性記憶素子とピットラインを共有する不揮発性記憶素子では、ゲートー基板間に電位差が生じない。このため、ゲートー基板間にFNトンネル電流および電荷が発生しないので、情報は書き込まれない。つまり、非選択の不揮発性記憶素子では、いわゆるドレインディスターブは発生しない。

【0020】また、選択された不揮発性記憶素子とワードラインを共有する不揮発性記憶素子では、ゲートー基板間に電位差は生じるものの、ドレイン領域のPN接合部の空乏層がオフセット領域の境界まで拡がり、この空乏層がFNトンネル電流を遮断する。このため、電荷蓄積膜に対するFNトンネル電流による電荷の注入は行な

われず、いわゆるゲートディスターブは発生しない。

【0021】この書き込み時においては、オフセット領域を除くチャネル領域全体にチャネルが形成される。上記情報の消去時では、不揮発性記憶素子に書き込み時の5 逆バイアスがかかり、電荷蓄積膜に蓄積されている電荷が半導体基板に逃げることにより、不揮発性記憶素子に記憶されている情報の一括消去が行なわれる。

【0022】上記情報の読み出し時では、不揮発性記憶素子のソース領域の空乏層がオフセット領域の境界まで10 拡がるので、電荷蓄積膜に電荷が蓄積されている場合、すなわち情報が書き込まれている場合は、空乏層が書き込み時に形成されたチャネルと繋がって、ソース領域とドレイン領域との間にチャネルが形成され、不揮発性記憶素子は導通する。一方、情報が書き込まれていない場15 合は、ソース領域とドレイン領域との間にチャネルが形成されないので、不揮発性記憶素子は導通しない。この状態をセンシングすれば、ワードライン毎に一括読出が行なわれる。

【0023】なお、上記駆動方法の消去時において、ビットライン、ソースラインを開放状態にしておき、基板ラインに対して高電圧を印加し、選択された不揮発性記憶素子に接続されているワードラインを接地電位とし、他のワードラインに対して高電圧を印加してもよい。この場合、接地電位とされるワードラインに接続されている不揮発性記憶素子にのみ、書込時の逆バイアスがかかるため、情報がワードライン毎に分割消去される。

【0024】上記不揮発性記憶索子の製造方法は、半導体基板上に、電荷蓄積膜およびゲート電極を順次形成した後、ゲート電極上にレジストを塗布し、レジストをマ30 スクとして、ドレイン領域となる側からソース領域となる側に向かって斜め上方向から不純物を注入拡散させて、チャネル領域を挟んでソース領域およびドレイン領域を形成する工程を含むものである。

【0025】このため、不純物の注入角あるいはレジストの厚みを変えるだけで、ゲート電極とソース領域との間、すなわちオフセット領域の長さを容易かつ高精度に形成できる。

[0026]

【実施例】以下、本発明の一実施例を図1ないし図11 40 を参照して詳細に説明する。本実施例の不揮発性記憶装置(以下、「不揮発性メモリ」という。)は、図1,2 に示すメモリドランジスタを図4のように配置して回路 構成したものである。

【0027】図1は、本実施例のメモリトランジスタの 45 原理的構成を示す概略図であり、この図を参照して、メ モリトランジスタの原理的構成を説明する。本実施例の メモリトランジスタは、MONOSFET (Metal Oxid e NitrideOxide Semiconductor Field Effect Transist or)であって、チャネル領域30ならびに、チャネル 50 領域30を挟んでN'型ソース領域31およびN'型ド レイン領域 32 が形成された P型シリコン基板 33 と、シリコン基板 33 上のソース領域 31 の端部から所定の間隔 D (たとえば $0.1\sim0.5\mu m$) をあけたソース領域 31 と隣接する予め定める領域を除くチャネル領域 30 上に形成されたゲート絶縁膜 34 と、前記予め定める領域を除くチャネル領域 30 上にゲート絶縁膜 34 を介して設けられたゲート電極 35 とを備えており、ゲート絶縁膜 34 に電荷を蓄積することにより情報の記憶を行なう。

【0028】ゲート絶縁膜34は、電荷を蓄積するSi,N,からなる窒化膜34Aを、SiO,からなるトンネル酸化膜34Bおよびブロック酸化膜34Cで挟持した、いわゆるサンドイッチ構造を有している。なお、以下の説明において、ゲート絶縁膜34は「ONO (0xide Nitride 0xide) 膜34」という。さらに、図2の断面図を参照して、メモリトランジスタの構成について、詳細に説明する。

【0029】ゲート電極35は、ポリシリコンからなり、その周囲は層間絶縁膜36で覆われている。そして、層間絶縁膜36上に、コンタクトホール37を通じてドレイン領域32と接続するよう、後述するビットラインとなるアルミニウム配線38が積層されており、アルミニウム配線38上には、バッシベーション膜39が積層されている。なお、図2中40は、素子分離のためのフィールド酸化膜である。

【0030】図3は、上記メモリトランジスタの製造方 法を工程順に示す断面図であり、図4は図3(e)の工 程を拡大して示す図である。まず、図3(a)のよう に、P型シリコン基板33上にLOCOS (Local Oxid ation Of Silicon) 法により、フィールド酸化膜40を 形成する。次いで、図3 (b) のように、シリコン基板 33およびフィールド酸化膜40上にONO膜34を形 成する。すなわち、反応ガスとしてO,,N,を使用し てドライ酸化により、たとえば膜厚20~30 A程度の Si〇,からなるトンネル酸化膜34Bを形成し、トン ネル酸化膜34B上に、LPCVD (Low PressureChem ical Vapor Deposition) 法により、膜厚80 A程度の Si、N、からなる窒化膜34Aを堆積し、さらに窒化 膜34A上に、水蒸気酸化により、たとえば膜厚35A る。ドライ酸化条件は、反応ガスの割合をO,: N,= 1:10、酸化温度を900℃とすればよく、気相成長 条件は、成長温度を850℃とすればよく、水蒸気酸化 条件は、酸化温度を900℃とすればよい。

【0031】そして、図3(c)のように、たとえばLPCVD法により、ONO膜34上にポリシリコン膜41を積層した後、導電性を付与するため、ポリシリコン膜41に対してリンをドープする。そして、メモリトランジスタの動作領域となる箇所にレジスト42を塗布する。そして、図3(d)のように、RIE(Reactive I

on Ecthing) により、動作領域となる部分を残しながら、ポリシリコン膜 4 1 およびONO膜 3 4 の一部を除去して、ゲート電極 3 5 を形成する。

【0032】その後、図3(e)のように、レジスト4052の右斜め上方向からレジスト42,ゲート電極35および0NO膜34をマスクとして、たとえばインプラ(Implant)により、リンイオンをドープして拡散する。この際の不純物の注入角 θ は、たとえばシリコン基板33の表面からレジスト42までの厚さdを1 μ m程0度とした場合、シリコン基板33の鉛直線に対して10。程度とする(図4参照)。

【0033】そうすると、図3(f)のように、シリコン基板33の表層部に、チャネル領域30を挟んでN⁺型ソース領域31およびN⁺ドレイン領域32が形成さ15 れる。この工程において、ゲート電極35とソース領域31との間隔は0.1~0.5μm程度が望ましい。つぎに、図3(g)のように、レジスト42を除去した後、ゲート電極35およびONO膜34の周囲にSiO₁からなる層間絶縁膜36を積層し、ドレイン領域32

- 20 上にコンタクトホール37を形成する。そして、このコンタクトホール37を通じてドレイン領域32と接続するようにアルミニウム配線38が層間絶縁膜36上に積層し、さらにアルミニウム配線38上にバッシベーション膜39を積層する。
- 25 【0034】このように、図3(e),(f)の工程において、ゲート電極35上にレジスト42を塗布し、レジスト42,ゲート電極35およびONO膜34をマスクとして、ドレイン領域32となる側からソース領域31となる側に向かって、斜め上方向からインプラして不30 純物を注入拡散させて、チャネル領域30を挟んでソース領域31およびドレイン領域32を形成しているの
- で、不純物の注入角 θ あるいはレジスト42の厚みを変えるだけで、ONO膜34およびゲート電極35と、ソース領域31との間隔Dを制御でき、後述するオフセッ35ト領域となる長さを $0.2\sim0.3\mu$ m程度に容易かつ

高精度に形成できる。

ical Vapor Deposition)法により、膜厚 80 Å程度の Si_1N_1 からなる窒化膜 34 A を堆積し、さらに窒化 膜 34 A 上に、水蒸気酸化により、たとえば膜厚 35 A 程度の SiO_1 からなるプロック酸化膜 34 C を形成す 40 る。ドライ酸化条件は、反応ガスの割合を $O_1:N_1=1:10$ 、酸化温度を900 Cとすればよく、気相成長 空乏層の拡がりが大きくなる。そのため、後述する情報

領域3 1 に配出電圧を印加したときのケース領域3 1 の空之層の拡がりが大きくなる。そのため、後述する情報の読み出しの際において、低い読出電圧で空之層がドレイン領域側のオフセット領域の境界まで延びるようにな45 る。

【0036】上記メモリトランジスタを用いた不揮発性 メモリの電気的構成を図5を参照して説明する。図5 は、上記不揮発性メモリの等価回路図である。この不揮 発性メモリは、図5のように、上記メモリトランジスタ 50 50I,50J,50Kおよび50Lを不揮発性記憶索 子(以下、「不揮発性メモリセル」という。)60 I , ドレイン 60 J , 60 K および60 L とした1トランジスタ / 1 れ接続させ とい構造を有しており、これら不揮発性メモリセル60 ぞれ共通 I , 60 J , 60 K , 60 L が、単一のシリコン基板上 タ50 のでマトリクス状に配列形成されている。なお、以下の説 05 ている。明において、これらメモリトランジスタ50 I , 50 【00 3 み、消費スタ50」という。

【0037】そして、メモリトランジスタ50I, 50 Jおよび50K, 50LのゲートにはワードラインWL 1およびWL 2がそれぞれ接続されている。また、メモリトランジスタ50I, 50Kおよび50J, 50Lの

ドレインにはビットラインBL1およびBL2がそれぞれ接続されており、ソースにはソースラインSLがそれぞれ共通に接続されている。さらに、メモリトランジスタ50の基板には、共通の基板ラインSUBが設けられている。

【0038】上記不揮発性メモリにおける情報の書き込み、消去、読み出しの動作について、表1および図6ないし図8を参照して説明する。なお、表1および図6ないし図8は、メモリトランジスタ50Iを選択した場合10を想定している。

[0039]

V) をとる。

【表1】

001143800000, 00249				132 - 1		
	WLI	WL 2	BL 1	BL2	SL	SUB
WRITE	1 0	. 0	0	7	Ò	0
ERASE	0	0	OPEN	OPEN	OPEN	10
READ	2	0	0	0	5	0

(単位: V)

【0040】<書き込み(WRITE) >図6は書き込み時の不揮発性メモリの等価回路図である。たとえば、図6におけるメモリトランジスタ50Iに対して情報の書き込みを行うとする。まず、ソースラインSLおよび基板ラインSUBに対してそれぞれ0Vを印加して接地電位とするとともに、書き込みを行うメモリトランジスタ50Iが接続されているワードラインWL1に対して高電圧10Vを印加し、メモリトランジスタ50Iを選択するために、メモリトランジスタ50Iが接続されているビットラインBL1に対して書込電圧0Vを印加する。一方、非選択のメモリトランジスタ50Kが接続されているワードラインWL2に対しては0Vを印加し接地電位とするとともに、ビットラインBL2に対しては曹込禁止電圧7Vを印加する。

【0041】そうすると、メモリトランジスタ50Iのゲートー基板間にFNトンネル電流が生じ、このFNトンネル電流によってエレクトロンがONO膜34に注入され、情報が書き込まれる。一方、メモリトランジスタ50J,50Kおよび50Lでは、各メモリトランジスタのゲートー基板間にFNトンネル電流が生じず、エレクトロンがONO膜34に注入されないので、情報は書き込まれない。

【0042】次に、メモリトランジスタ50Jに対して情報の書き込みを行なうとする。この場合、ワードラインWL1,WL2、ソースラインSLおよび基板ラインSUBには上記のメモリトランジスタ50Iに対するのと同じように所定電圧を印加しておき、ビットラインB

L1に書込禁止電圧を印加し、ビットラインBL2に書 25 込電圧を印加する。

【0043】そうすると、メモリトランジスタ50Jの ゲートー基板間にFNトンネル電流が流れ、これによ り、メモリトランジスタ50JのONO膜34にエレク トロンが注入されて、情報の書き込みが行なわれる。O 30 NO膜34にエレクトロンが蓄積された状態と、蓄積さ れていない状態とでは、ソースードレイン間を導通させ るために必要なゲート電圧が変化する。すなわち、ソー スードレイン間を導通させるためのしきい値電圧V nd、ONO膜34にエレクトロンを注入した状態では 35 高いしきい値V1(たとえば5V)をとり、エレクトロンが未注入の状態では低いしきい値V2(たとえば1

【0044】このように、しきい値電圧 V_{11} を2種類に 設定することで「1」または「0」の2値データをメモ 40 リトランジスタに記憶させることができる。

<消去(ERASE) >図7は消去時における不揮発性メモリの等価回路図である。情報の消去時においては、メモリトランジスタ50のソースラインSL、ピットラインBL1,BL2をOPENとし、ワードラインWL1,W

- 45 L2を接地電位 O V とするとともに、基板ライン S U B に対して高電圧 1 O V を印加する。なお、全てのビットライン B L 1, B L 2, B L 3 を O P E N にするのは、基板から拡散層に向かう方向が順方向となり、順方向電流が流れるのを防ぐためである。
- 50 【0045】そうすると、各メモリトランジスタ50に

対して、書き込み時の逆バイアスがかかり、ONO膜3 4に蓄積されているエレクトロンが基板に逃げることに なり、各メモリトランジスタ50に記憶されている情報 が一括消去される。

<読み出し(READ)>図8は読み出し時の不揮発性メモリの等価回路図である。情報の読み出しは、ソースラインSLが共通接続されているので、ワードライン毎に一括読出される。たとえば、ワードラインWL1に接続されているメモリトランジスタ50I,50Jに記憶されている情報の読み出しを行うとする。まず、基板ラインS10UBおよびピットラインBL1,BL2に対して0Vを印加し接地電位としておき、読み出しを行うメモリトランジスタ50I,50Jが接続されているワードラインWL1に対してセンス電圧2Vを印加して、ソースラインSLに対して読出電圧5Vを印加し、メモリトランジスタ50I,50Jが接続されていないワードラインWL2に対して読出電圧5Vを印加し、メモリトランジスタ50I,50Jが接続されていないワードラインWL2に対しては0Vを印加して接地電位とする。

【0046】そうすると、メモリトランジスタ50I,50JのONO膜34にエレクトロンが蓄積されている、すなわち情報が記憶されていれば、メモリトランジスタ50I,50Jのソースードレイン間が導通し、チャネルが形成される。一方、メモリトランジスタ50I,50JのONO膜34にエレクトロンが蓄積されていない、すなわち情報が記憶されていなければ、メモリトランジスタ50I,50Jのソースードレイン間が導通せず、チャネルが形成されない。この状態を外部に接続したデコーダおよびセンスアンプ(図示せず)によってセンシングすれば、メモリトランジスタ50I,50Jに記憶されている情報を読み出すことができる。

【0047】ここで、センス電圧とは、上記しきい値電圧V_{II}の2種類の値V1, V2の中間的な電圧である。したがって、このセンス電圧を印加すると、ONO膜34にエレクトロンが蓄積されているか否かで、ソースードレイン間の導通,非導通が決定される。上記メモリトランジスタ50の動作原理について、図9ないし図11を参照して説明する。図9は情報の書き込み時、図10は消去時、図11は読み出し時のメモリトランジスタ50の概念図を示す。

<書き込み>たとえば、図6において、メモリトランジスタ50Iに情報の書き込みを行うとする。このとき、図9(a)のように、選択されたメモリトランジスタ50Iのソース領域31は接地電位0Vとされているので、ONO膜34とソース領域31との間のチャネル領域30は、常にオフセット領域OSとなる。一方、メモリトランジスタ50Iのゲート電極35は高電圧10Vが印加され、ドレイン領域32およびシリコン基板33は接地電位0Vとされているので、ゲートー基板間に電位差が生じる。

【0048】このため、ゲートー基板間にはFNトンネル電流が流れるとともに、オフセット領域OSを除くチ

ャネル領域30全体にエレクトロンが発生し、このエレクトロンがFNトンネル電流によってONO膜34に注入され、情報が書き込まれる。このとき、図中の斜線で示すように、オフセット領域OS領域を除くチャネル領05 域全体にチャネルが形成される。

【0049】また、図9(b)のように、非選択のメモリトランジスタにおいて、選択されたメモリトランジスタ50Iとビットラインを共有するメモリトランジスタ50Kでは、ソース領域31,ドレイン領域32,ゲー10ト電極35およびシリコン基板33は全て接地電位0Vとなっているので、ゲートー基板間に電位差が生じない。このため、ゲートー基板間にFNトンネル電流およびエレクトロンが発生しないので、情報は書き込まれない。つまり、メモリトランジスタ50Kでは、いわゆ15るドレインディスターブは発生しない。

【0050】すなわち、メモリトランジスタ50Kに情報が書き込まれている場合は、ゲートー基板間に電位差が生じていないことにより、ONO膜34に蓄積されているエレクトロンがドレイン領域32に引き抜かれない20 ため、情報は破壊されない。一方、メモリトランジスタ50Kに情報が書き込まれていない場合は、エレクトロンがONO膜34に注入されず、ソフトライトされない。

【0051】また、図9(c)のように、非選択のメモ 10051】また、図9(c)のように、非選択のメモ 1000 リトランジスタにおいて、選択されたメモリトランジスタ 50 I とワードラインを共有するメモリトランジスタ 50 Jでは、ソース領域31および基板33は接地電位 とされており、ゲート電極35には高電圧10 Vが印加 されており、ドレイン領域32には書込禁止電圧7 Vが 1000 印加されているので、ゲートー基板間に電位差は生じるものの、ドレイン領域32のP N接合部の空乏層46が オフセット領域O S の境界まで拡がり、この空乏層46 がF N トンネル電流を遮断する。

35 ネル電流によるエレクトロンの注入は行なわれず、いわゆるゲートディスターブは発生しない。 <消去>図10(a)のように、消去時には、メモリトランジスタ50のソース領域31およびドレイン領域32はOPEN、ゲート電極35は接地電位0Vとされて40 おり、シリコン基板33は高電圧10Vが印加されているので、メモリトランジスタ50のゲート-基板間に書

【0052】このため、ONO膜34に対するFNトン

【0053】このため、ONO膜34に蓄積されている エレクトロンが、シリコン基板33に逃げることによ

45 り、図10(b)のように、メモリトランジスタ50に 記憶されている情報の消去が行なわれる。

き込み時の逆パイアスがかかる。

<読み出し>図11(a)のように、読み出し時には、 メモリトランジスタ50のドレイン領域32およびシリ コン基板33は接地電位0Vとされており、ゲート電極 5035にはセンス電圧2Vが印加され、ソース領域31に

は読出電圧5Vが印加されているので、ソース領域31 の空乏層 47がオフセット領域 OSの境界まで拡がる。 【0054】このとき、ONO膜34にエレクトロンが 蓄積されている場合、すなわち情報が書き込まれている 場合は、空乏層47が書き込み時に形成されたチャネル (図中斜線で示す)と繋がって、図11(b)のよう に、ソース領域31とドレイン領域32との間にチャネ ルが形成され、メモリトランジスタ50が導通する。一 方、ONO膜34にエレクトロンが蓄積されていない場・ 合、すなわち情報が書き込まれている場合は、ソース領 域31とドレイン領域32との間にはチャネルは形成さ れず、メモリトランジスタ50は導通しない。

【0055】以上のように、本実施例では、メモリトラ ンジスタは、ゲートー基板間にオフセット領域を形成す るために、ゲートおよびONO膜をソース領域と所定の. 間隔をあけて配置しているので、情報の書き込み時に、 ソースラインおよび基板ラインを接地電位としておき、 書き込みを行なうメモリトランジスタに接続されている ワードラインに高電圧を印加し、書き込みを行なうメモ リトランジスタを選択するために、そのメモリトランジ スタに接続されているヒットラインに書込電圧を印加す ると、選択されたメモリトランジスタにおいては、オフ セット領域を除くチャネル領域にエレクトロンが発生 し、このエレクトロンがゲート-基板間に流れるFNト ンネル電流によりONO膜に注入され、情報が書き込ま れる。

【0056】一方、メモリトランジスタに対する書き込 み時において、非選択のメモリトランジスタが接続され ているワードラインを接地電位とし、ビットラインに対 して書込禁止電圧を印加しているので、選択されたメモ リトランジスタとピットラインを共有する非選択のメモ リトランジスタにおいては、ゲートー基板間に電位差が 生じないため、FNトンネル電流およびエレクトロンが 発生せず、また選択されたメモリトランジスタとワード ラインを共有する非選択のメモリトランジスタにおいて は、ゲート-基板間に電位差は生じるものの、ドレイン 領域のPN接合部の空乏層がオフセット領域の境界にま で拡がり、FNトンネル電流を遮断するため、ONO膜 に対するFNトンネル電流によるエレクトロンの注入は 行なわれない。

【0057】すなわち、書き込み時における非選択のメ モリトランジスタの書込ディスターブを防止することが できる。なお、本発明は上述の実施例に限定されるもの ではない。たとえば、情報の消去時に、ビットラインお よびソースラインをOPENとしておき、基板ラインに 対して高電圧を印加し、消去を行なうメモリトランジス タに接続されているワードラインを接地電位とし、他の ワードラインに対して高電圧を印加すれば、接地電位と されるワードラインに接続されているメモリトランジス 夕にのみ、書き込み時の逆パイアスがかかるため、情報 50 50K,50L メモリトランシスタ

がワードライン毎に分割消去される。

【0058】その他、本発明の要旨を変更しない範囲で 種々の設計変更を施すことが可能である。

[0059]

- 【発明の効果】以上のように、請求項1ないし4におい ては、不揮発性記憶装置の高集積化を図りつつ、情報の 書き込み時において、書込ディスターブを防止できる。 さらに、請求項4においては、ワードライン毎の情報が 消去できる分割消去が可能である。
- 【0060】また、請求項5においては、ゲート電極と ソース領域との間隔を、レジストの厚みや注入角で制御 することができる。

【図面の簡単な説明】・

- 【図1】本発明の不揮発性記憶索子の原理的構成を示す 15 図である。
 - 【図2】不揮発性記憶索子の断面図である。
 - 【図3】不揮発性記憶素子の製造方法を工程順に示す図 である。
 - 【図4】不純物を注入拡散する工程の拡大図である。
- 【図5】本発明の不揮発性記憶装置の等価回路図であ 20
 - 【図6】 書き込み時の不揮発性記憶装置の等価回路図で ある。
- 【図7】消去時の不揮発性記憶装置の等価回路図であ 25 る。
 - 【図8】読み出し時の不揮発性記憶装置の等価回路図で
 - 【図9】書き込み時の不揮発性記憶素子の動作原理を示 す図である。
- 【図10】消去時の不揮発性記憶索子の動作原理を示す 図である。
 - 【図11】読み出し時の不揮発性記憶素子の動作原理を 示す図である。
- 【図12】2トランジスタ/1セル構造を有する従来の 35 不揮発性記憶装置の等価回路図である。
 - 【図13】ソースラインを独立させた従来の不揮発性記 憶装置の等価回路図である。
 - 【図14】ソースラインを共通にした従来の不揮発性記 憶装置の等価回路図である。
- 【図15】従来の不揮発性記憶索子の書き込み時の動作 原理を示す概念図である。
 - 【図16】従来の不揮発性記憶索子のドレインディスタ ープを示す図である。
- 【図17】従来の不揮発性記憶素子のゲートディスター 45 ブを示す図である。

【符号の説明】


- 3A, 3B, 3C, 3D, 60I, 60J, 60K, 6 0L 不揮発性メモリセル
- 1, 1A, 1B, 1C, 1D, 50, 50 I, 50 J,

不揮発性記憶素子およびこの素子の製造方法ならびにこの素子を利用 した不揮発性記憶装...

特開平6-125094

- 4,30 チャネル領域
- 5,31 ソース領域
- 6,32 ドレイン領域
- 7,33 半導体基板
- 8,34 ONO膜
- 9,35 ゲート電極


【図1】



- チャネル領域
- 34 ONO膜

- ドレイン領域
- 所定の間隔
- 3 3 半導体基板

[図2]




- ONOR

- 所定の間隔
- 半導体基板


- 42 レジスト
- D 所定の間隔
- SL, SL1, SL2 ソースライン
- BL1, BL2 ピットライン
- 05 WL1, WL2 ワードライン.
 - SUB 基板ライン

【図10】




- 31 ソース領域
- 半導体基板
- ONOM
- ゲート電振


【図17】




- チャネル領域
- ONO膜
- 丰淳体基板

ゲート電極






[図6]




501, 50J, 50K, 50L メモリトランジスタ 801, 60J, 80K, 60L 不深発性メモリセル


【図7】










801, 80J, 50K, 50L メモリトランジスタ 801, 80J, 60K, 80L 不揮発性メモリセル









【図14】






- ONOR







- 8 ONOE
- ゲート電塩
- 半導体基板

フロントページの続き

(51)Int.Cl.

識別記号

庁内整理番号 FI

技術表示箇所

HO1L 27/115

7210-4M

HO1L 27/10

434